등록특허 10-0434696
- 1 -
(19)대한민국특허청(KR)
(12) 등록특허공보(B1)
(51) 。Int. Cl.7
H01L 23/12
(45) 공고일자
(11) 등록번호
(24) 등록일자
2004년06월07일
10-0434696
2004년05월25일
(21) 출원번호 10-2002-0016658 (65) 공개번호 10-2003-0077780
(22) 출원일자 2002년03월27일 (43) 공개일자 2003년10월04일
(73) 특허권자 주식회사 칩팩코리아
경기 이천시 부발읍 아미리 산136-1
(72) 발명자 하승원
서울특별시도봉구쌍문1동동익파크아파트1동201호
김근식
경기도성남시분당구이매동진흥아파트814-403
이구홍
서울특별시강동구상일동현대빌라3동202호
(74) 대리인 강성배
심사관 : 황윤구
(54) 티비지에이 반도체 패키지의 비아홀 형성 방법
요약
본 발명은 방열기의 접지판과 솔더 볼을 연결시키는 통로로서의 역할을 하는 비아홀(via hole) 형성에 있어서, 천공기
에 의해 발생하는 기계적 충격을 최소화할 수 있는 티비지에이(Tape Ball Grid Array) 반도체 패키지의 비아홀 형성
방법에 관해 개시한다.
개시된 본 발명의 티비지에이 반도체 패키지의 비아홀 형성 방법은 볼랜드영역이 정의된 도전 재질의 베이스를 제공
하는 단계와, 베이스 상에 폴리이미드 테이프를 부착시키는 단계와, 폴리이미드 테이프 상에 볼랜드영역과 대응된 부
분을 노출시키되, 적어도 볼랜드영역의 직경보다 큰 제 1개구부를 가진 솔더 레지스트층을 형성하는 단계와, 천공기
를 이용하여 폴리이미드 테이프를 천공시키어 볼랜드영역을 노출시키는 제 2개구부를 형성하는 단계를 포함한다.
대표도
도 3c
명세서
도면의 간단한 설명
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 비아홀 형성 방법을 설명하기 위한 공정단면도.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 비아홀 형성 방법을 설명하기 위한 공정단면도.
도면의 주요부분에 대한 부호의 설명
등록특허 10-0434696
- 2 -
200. 베이스 202. 폴리이미드 테이프
203. 제 2개구부 206. 솔더 레지스트층
207. 제 1개구부 Ⅱ. 볼랜드영역
210. 천공기
발명의 상세한 설명
발명의 목적
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 방열기의 접지판과 솔더 볼을 연결시키는 통로
로서의 역할을 하는 비아홀(via hole) 형성 에 있어서, 천공기에 의해 발생하는 기계적 충격을 최소화할 수 있는 티비
지에이(Tape Ball Grid Array)반도체 패키지의 비아홀 형성 방법에 관한 것이다.
반도체 패키지 제조 분야에서, TAB (tape automated bonding)을 적용하는 것이 공지되어 있다. 텝(TAB) 테이프는
소정의 회로 패턴이 그 위에 형성될 수 있도록 접착층과 절연층을 가진 테이프로서, 이것은 반도체 칩과 함께 방열판
상에 설치된다. 상기 반도체 칩의 전극은 상기 텝 테이프의 회로 패턴에 와이어 본딩을 통해서 전기적으로 연결된다.
텝 테이프와 방열판을 사용하는 소위 티비지에이(TAB ball grid array) 반도체 패키지는 높은 밀도의 회로를 수용할
수 있고, 전기적 특성이 우수하며, 열방출성이 높기 때문에, 컴퓨터 그래픽 카드, 게임기용 카드등과 같은 주문형 제품
에 주로 사용된다.
통상적으로, 티비지에이 반도체 패키지에 방열기를 설치하여 전원이 공급되는 반도체 칩이 동작될 때 발생되는 열을
패키지의 외부로 신속히 방출시킬 수 있다. 상기 방열기는 방열 블럭과, 상기 방열 블럭에 진공흡착되는 구리(Cu) 재
질의 방열판과, 방열판에 접착되는 접지판을 포함하여 구성된다.
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 비아홀 형성 방법을 설명하기 위한 공정단면도이
다.
종래 기술에 따른 티비지에이 반도체 패키지의 비아홀 형성 방법은, 도 1a에 도시된 바와 같이, 구리 재질의 접지판(1
00) 상에 폴리이미드 테이프 (polyimide)(102) 및 솔더 레지스트층(solder resist)(106)을 차례로 형성한다. 이때, 상
기 접지판(100)에는 볼랜드영역(Ⅰ)이 정의되어져 있다.
이어서, 천공기(110)을 이용하여, 도 1b에 도시된 바와 같이, 솔더 레지스트층 및 폴리이미드 테이프를 천공시키어
볼랜드영역(Ⅰ)을 노출시키는 비아홀(103)을 형성한다. 이때, 상기 비아홀(103)은 이 후의 공정을 거쳐 솔더 볼(미도
시)을 접지판의 볼랜드영역(Ⅰ)에 연결시키는 연결 통로로서의 역할을 한다.
이 후, 도면에 도시되지 않았지만, 상기 비아홀(103)에 솔더 페이스트 (solder paste)를 충전시키고 나서, 상기 솔더
페이스트에 솔더 볼을 안착시키는 공정이 진행된다.
발명이 이루고자 하는 기술적 과제
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도이다.
그러나, 종래의 기술에서는 천공기를 이용하여 솔더 레지스트층 및 폴리이미드 테이프를 천공시키어 비아홀을 형성
할 경우, 도 2의 A부분에 도시된 바와 같이, 기계적 충격에 의해 솔더 레지스트층과 폴리이미드 테이프 간에 크랙(cra
ck)이 발생하여 제품의 품질과 신뢰성을 저하시키는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 천공기로부터의 기계적 충격에 의해 솔더 페이
스트층과 폴리이미드 테이프 사이에 발생되는 크랙을 방지할 수 있는 티비지에이 반도체 패키지의 비아홀 형성 방법
을 제공함에 그 목적이 있다.
발명의 구성 및 작용
상기 목적을 달성하기 위한 본 발명의 티비지에이 반도체 패키지의 비아홀 형성 방법은 볼랜드영역이 정의된 도전 재
질의 베이스를 제공하는 단계와, 베이스 상에 폴리이미드 테이프를 부착시키는 단계와, 폴리이미드 테이프 상에 볼랜
드영역과 대응된 부분을 노출시키되, 적어도 볼랜드영역의 직경보다 큰 제 1개구부를 가진 솔더 레지스트층을 형성하
는 단계와, 천공기를 이용하여 폴리이미드 테이프를 천공시키어 볼랜드영역을 노출시키는 제 2개구부를 형성하는 단
계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.
본 발명의 티비지에이 반도체 패키지의 비아홀 제조 방법은, 도 3a에 도시된 바와 같이, 먼저, 볼랜드영역(Ⅱ)이 정의
된 구리 재질의 접지판(200) 상에 폴리이미드 테이프(202)를 부착시킨다. 이때, 상기 접지판스(200)의 볼랜드영역(
Ⅱ)은 이 후의 공정을 거쳐 도전성 볼(미도시)이 안착된다.
등록특허 10-0434696
- 3 -
이어서, 상기 폴리이미드 테이프(202) 상에 솔더 레지스트층(206)을 형성한 후, 상기 솔더 레지스트층(206)을 식각
하여 볼랜드영역(Ⅱ)과 대응된 부분을 노출시키되, 적어도 볼랜드영역(Ⅱ)의 직경보다 큰 제 1개구부(207)를 형성한
다.
그런 다음, 도 3b 및 도 3c에 도시된 바와 같이, 천공기(210)를 이용하여 폴리이미드 테이프(202)를 천공시키어 볼랜
드영역(Ⅱ)을 노출시키는 제 2개구부(203) 를 형성한다. 이때, 상기 제 1 및 제 2개구부(207)(203)가 비아홀로서의
역할을 하며, 상기 비아홀(207)(203)은 이 후의 공정을 거쳐 도전성 볼(미도시)을 절연판의 볼랜드영역(Ⅱ)에 연결시
키는 연결 통로로서 작용한다. 또한, 상기 비아홀(207)(203)은 계단 형상의 측면 프로파일을 가진다.
이 후, 도면에 도시되지 않았지만, 상기 비아홀에 솔더 페이스트를 충전시키고 나서, 상기 솔더 페이스트에 솔더 볼
마운팅 및 열신뢰성 검사가 차례로 진행된다.
따라서, 본 발명에서는 솔더 레지스트층과 폴리이미드 테이프를 단계적으로 식각하여 볼랜드영역을 노출시키는 계단
형상의 측면 프로파일을 가진 비아홀을 형성함으로써, 천공기에 의해 발생되는 기계적 충격을 감소시키어 솔더 레지
스트층과 폴리이미드 테이프 사이에 크랙이 발생되는 것을 방지할 수 있다.
발명의 효과
이상에서와 같이, 본 발명에서는 비아홀의 측면 프로파일을 계단 형상으로 형성함으로써, 기계적 충격에 의해 발생하
는 솔더 레지스트층과 폴리이미드 테이프사이에 크랙이 발생되는 것을 방지할 수 있다.
따라서, 불량품 발생율을 저하시키고 원소재비용을 절감시킴으로써 제품의 품질 및 신뢰성을 향상시킬 수 있다.
또한, 이 후의 공정에서 계단 형상의 측면 프로파일을 가진 비아홀에 솔더 페이스트 등의 도전성 물질이 안정적으로
충전될 뿐만 아니라 도전성 볼 마운팅 품질을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
(57) 청구의 범위
청구항 1.
볼랜드영역이 정의된 도전 재질의 베이스를 제공하는 단계와,
상기 베이스 상에 폴리이미드 테이프를 부착시키는 단계와,
상기 폴리이미드 테이프 상에 상기 볼랜드영역과 대응된 부분을 노출시키되, 적어도 상기 볼랜드영역의 직경보다 큰
제 1개구부를 가진 솔더 레지스트층을 형성하는 단계와,
천공기를 이용하여 상기 폴리이미드 테이프를 천공시키어 상기 볼랜드영역을 노출시키는 제 2개구부를 형성하는 단
계를 포함한 것을 특징으로 하는 티비지에이 반도체 패키지의 비아홀 형성 방법.
청구항 2.
제 1항에 있어서, 상기 베이스는 방열기의 접지판인 것을 특징으로 하는 티비지에이 반도체 패키지의 비아홀 형성 방
법.
도면
도면1a
등록특허 10-0434696
- 4 -
도면1b
도면2
도면3a
등록특허 10-0434696
- 5 -
도면3b
도면3c
카테고리 없음